刘彪
,
王建立
,
吕耀文
,
曹景太
液晶与显示
doi:10.3788/YJYXS20153002.0269
为了 Camera Link 摄像机的小型化和集成化，设计并实现了基于 FPGA 的 Camera Link 接口的编码输出功能。输出编码分为3个步骤：首先，完成图像像素数据到 Camera Link PORT 的映射；其次，根据 DS90CR287的数据编码要求对 PORT 数据和同步时钟信号进行编码；最后，通过 FIFO 和并串转换功能模块完成图像数据和时钟编码信号的 LVDS信号输出。使用 ModelSim 软件，对像素时钟为40 MHz 的 BASE 模式进行了仿真，同时在实物实验中，完成了像素时钟为40 MHz 的 FULL 模式的实验，通过以上两方面实验验证了设计的 Camera Link 输出编码方案的正确性和可行性。提出的编码方案稳定可靠，可以应用于不同模式下的 Camera Link 编码输出，具有很高的灵活性和应用价值。
关键词:
输出编码
,
Camera Link
,
FPGA
,
摄像机
陈东成
,
朱明
,
郝志成
,
刘剑
液晶与显示
doi:10.3788/YJYXS20142906.1065
由于 Camera Link 相机具有接口复杂、传输距离近等局限性,设计并实现了一种基于 FPGA 的 Camera Link 转HD-SDI 接口转换系统。该系统采用 Altera 公司的 EP2S60F1020高性能 FPGA 完成图像数据的采集并按 SMPTE 274M 标准编码；为解决 Camera Link 相机输出数据同 HD-SDI 输出图像行、场时间不同的问题,采用3片 SDRAM 作为帧缓存模块,延迟1帧输出；编码完成的数据输出到并串转换芯片 LMH0030,从而得到 HD-SDI 格式的视频输出。由于Camera Link 相机输出数据同 HD-SDI 输出图像的帧频并不绝对相同,每隔708帧必须丢去一帧数据,从而导致输出时固定丢帧,但 FPGA 对图像的处理并不会丢帧。实验结果表明,本系统能够将 Camera Link 相机输出的图像数据转换成HD-SDI 输出,并用采集卡采集到图像数据。
关键词:
Camera Link
,
转换
,
FPGA
,
SMPTE 274M
,
HD-SDI
