李娜
,
丁亚林
,
冷雪
,
周九飞
,
郑飞
液晶与显示
doi:10.3969/j.issn.1007-2780.2009.06.031
为降低某线阵CCD相机因屡次调试而被损坏的风险,对相机的特性和时序进行了分析,设计了一种基于现场可编程门阵列(FPGA)的CCD相机模拟器.整个系统以FPGA作为核心器件,在FPGA内部开辟一片ROM,里面存放一幅标准图像的灰度值,在像素时钟的下降沿输出灰度值,并对像素时钟进行计数,产生外加行同步信号和行有效信号.仿真结果显示,此线阵CCD相机模拟器模拟过程符合实际相机的输出时序要求.模拟器的设计缩短了工程上的调试时间,为后期的采集和存储等处理提供了保证.
关键词:
CCD
,
LVDS
,
FPGA
,
模拟器
刘杰
,
程松华
,
吴韦建
,
张永栋
液晶与显示
doi:10.3788/YJYXS20132804.0598
利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器.分析了终端电阻的作用,说明了两种终端电阻使用方法,并重点分析了FPGA内嵌电阻的原理和使用方法.利用DDR技术,研究了3.5倍频的时钟处理7倍频数据的方法,降低了数据的频率；利用数据缓冲器,设计了一种串并转换器.分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器,通过不同的选择,输出符合两种标准的数据映射格式的数据.结合Xilinx公司的FPGA的时钟处理宏单元块的特点,研究了时钟恢复的方法.利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性.为了提高整体电路板信号的完整性和降低PCB布局的复杂性,研究了LVDS倒相的方法.
关键词:
开放式LVDS显示接口
,
LVDS
,
FPGA
,
Verilog HDL
张贵祥
,
金光
,
郑亮亮
,
张刘
液晶与显示
doi:10.3788/YJYXS20112603.0397
针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD图像数据的实时处理;而对高速多通道CCD图像数据的传输采用基于Channel link高速差分串行传输技术,以高速差分串行的LVDS(Low Voltage Differential Signal)数据流替代传统的并行"TTL/COMS"信号进行传输,使系统高速传输能力大大加强,并且功耗低,抗干扰能力强.研究结果表明,该设计具有较好的稳定性、灵活性和通用性等,并已成功运用于某40通道高速CCD成像系统中,系统并行处理和传输的总数据率高达7.68 Gbit/s.
关键词:
高速
,
多通道
,
CCD
,
并行处理
,
LVDS
王文华
,
何斌
,
任建岳
液晶与显示
doi:10.3788/YJYXS20112603.0344
搭建了一个合理的试验平台,利用FPGA产生10 bit数字自校图形,经过LVDS同步串口传输,在数据接收端处理串转并数据送入图像采集卡,通过实时观察接收图形是否正常来判断该传输速率下的可靠性.分别研究了基于FPGA片内低压差分模块和专业差分转换芯片的两种应用方案.通过大量试验得出结论:两种方案的最高传输速率,前者约能达到152 Mbit/s,后者约为125.2 Mbit/s.考虑到工程实际中可能面临的各种复杂应用环境,推荐适当降额应用.
关键词:
LVDS
,
同步串口
,
传输速率
,
自校图形
